СВЕОБУХВАТНИ ОПИС НАЈВАЖНИЈИХ ЕЛЕМЕНАТА
ПРОЈЕКТОВАЊА ПРОЦЕСОРА И РАЧУНАРА.
Књига „Организација и архитектура рачунара“, 11. издање, описује структуру и функцију рачунара. Њена сврха је да представи, што је јасније и потпуније могуће, природу и карактеристике савремених рачунарских система. Пишући јасним, сажетим и пријемчивим стилом, аутор William Stallings нуди свеобухватно разматрање најважнијих питања која се тичу организације и архитектуре рачунара, као и приказ проблема при пројектовању савремених рачунара. Теме као што су U/I функције и структуре, рачунари са смањеним скупом инструкција (RISC) и паралелни процесори се подробно истражују, упоредо са примерима из стварног света којима се текст побољшава и додатно буди занимање студената. Укључивањем потпуно нових делова и побољшаном приступу датим темама, 11. издање нуди студентима последње иновације и унапређења из области организације и архитектуре рачунара.
Уџбеник је намењен наставницима и студентима основних и последипломских студија за рачунарске науке, рачунарску технику и електротехнику.
Садржај
Предговор
О аутору
ПРВИ ДЕО УВОД
Поглавље 1 Основни појмови и еволуција рачунара
1.1 Организација и архитектура
1.2 Структура и функција
1.3 IAS рачунар
1.4 Логичка кола, меморијске ћелије, чипови и модули са више чипова
1.5 Еволуција Intel x86 архитектуре
1.6 Уграђени системи
1.7 Архитектура ARM процесора
1.8 Кључни термини, контролна питања и задаци
Поглавље 2 Појам и смисао перформанси рачунара
2.1 Пројектовање за перформансе
2.2 Процесори са више језгара, MIC и CPGPU процесори
2.3 Два закона која нуде бољи увид: Амдалов закон и Литлов закон
2.4 Основна мерила перформанси рачунара
2.5 Израчунавање средње вредности
2.6 Мерење перформанси и SPEC мерење перформанси
2.7 Кључни термини, контролна питања и задаци
Поглавље 3 Поглед одозго на функције и међусобне везе унутар рачунара
3.1 Компоненте рачунара
3.2 Функције рачунара
3.3 Структуре веза између компоненти рачунара
3.4 Повезивање помоћу сабирница
3.5 Повезивање од тачке до тачке
3.6 PCI Express
3.7 Кључни термини, контролна питања и задаци
Поглавље 4 Хијерархија меморије: локалност и перформансе
4.1 Принцип локалности
4.2 Карактеристике меморијских система
4.3 Хијерархија меморије
4.4 Моделовање перформанси хијерархије меморије са више нивоа
4.5 Кључни термини, контролна питања и задаци
Поглавље 5 Кеш меморија
5.1 Принципи кеш меморије
5.2 Елементи пројектовања кеш меморије
5.3 Организација кеш меморије фамилије процесора Intel x86
5.4 Организација кеш меморије процесора IBM z13
5.5 Модели перформанси кеш меморије
5.6 Кључни термини, контролна питања и задаци
Поглавље 6 Унутрашња меморија
6.1 Полупроводничка главна меморија
6.2 Исправљање грешака
6.3 DDR DRAM меморија
6.4 eDRAM меморија
6.5 Флеш меморија
6.6 Новије технологије постојаних полупроводничких меморија
6.7 Кључни термини, контролна питања и задаци
Поглавље 7 Спољашња меморија
7.1 Магнетни диск
7.2 RAID дискови
7.3 Полупроводнички (SSD) дискови
7.4 Оптичка меморија
7.5 Магнетна трака
7.6 Кључни термини, контролна питања и задаци
Поглавље 8 Улазно/излазне операције
8.1 Спољашњи уређаји
8.2 U/I модули
8.3 Програмиране U/I операције
8.4 U/I операције управљане прекидима
8.5 Директно приступање меморији
8.6.Директно приступање кеш меморији
8.7 U/I канали и процесори
8.8 Стандарди за повезивање спољашњих уређаја
8.9 U/I структура рачунара IBM z13
8.10 Кључни термини, контролна питања и задаци
Поглавље 9 Подршка оперативног система
9.1 Приказ оперативних система
9.2 Распоређивање
9.3 Управљање меморијом
9.4 Управљање меморијом у процесорима Intel x86
9.5 Управљање меморијом у процесору ARM
9.6 Кључни термини, контролна питања и задаци
ТРЕЋИ ДЕО АРИТМЕТИКА И ЛОГИКА
Поглавље 10 Бројевни системи
10.1 Децимални систем
10.2 Позициони бројевни системи
10.3 Бинарни систем
10.4 Претварање између бинарних и децималних бројева
10.5 Хексадецимална нотација
10.6 Кључни термини и задаци
Поглавље 11 Рачунарска аритметика
11.1 Аритметичко-логичка јединица
11.2 Представљање целих бројева
11.3 Аритметика целих бројева
11.4 Представљање бројева са покретним зарезом
11.5 Аритметика бројева са покретним зарезом
11.6 Кључни термини, контролна питања и задаци
Поглавље 12 Дигитална логика
12.1 Булова алгебра
12.2 Логичка кола
12.3 Комбинациона кола
12.4 Секвенцијална кола
12.5 Програмабилни логички уређаји
12.6 Кључни термини и задаци
ЧЕТВРТИ ДЕО СКУПОВИ ИНСТРУКЦИЈА И АСЕМБЛЕРСКИ ЈЕЗИК
Поглавље 13 Скупови инструкција: карактеристике и функције
13.1 Карактеристике машинских инструкција
13.2 Типови операнда
13.3 Типови података у процесорима Intel x86 и ARM
13.4 Типови операција
13.5 Типови операција процесора Intel x86 и ARM
13.6 Кључни термини, контролна питања и задаци
Додатак 13а Поредак битова са мањег, већег и оба краја
Поглавље 14 Скупови инструкција: начини и формати адресирања
14.1 Начини адресирања
14.2 Начини адресирања које користе x86 и ARM
14.3 Формати инструкција
14.4 Формати инструкција процесора x86 и ARM
14.5 Кључни термини, контролна питања и задаци
Поглавље 15 Асемблерски језик и сродне теме
15.1 Концепти асемблерског језика
15.2 Мотивација за програмирање у асемблерском језику
15.3 Елементи асемблерског језика
15.4 Примери
15.5 Типови асемблера
15.6 Асемблери
15.7 Учитавање и повезивање
15.8 Кључни термини, контролна питања и задаци
ПЕТИ ДЕО ЦЕНТРАЛНА ПРОЦЕСОРСКА ЈЕДИНИЦА
Поглавље 16 Структура и функција процесора
16.1 Организација процесора
16.2 Организација регистара
16.3 Циклус инструкције
16.4 Проточна обрада инструкција
16.5 Организација процесора за проточну обраду
16.6 Фамилија процесора x86
16.7 ARM procesor
16.8 Кључни термини, контролна питања и задаци
Поглавље 17 Рачунари са смањеним скупом инструкција
17.1 Карактеристике извршавања инструкције
17.2 Коришћење великог низа регистара
17.3 Оптимизација регистара компајлером
17.4 Архитектура смањеног скупа инструкција
17.5 Проточна обрада у RISC архитектури
17.6 Процесор MIPS R4000
17.7 SPARC архитектура
17.8 Организација процесора за проточну обраду
17.9 CISC, RISC архитектуре и савремени системи
17.10 Кључни термини, контролна питања и задаци
Поглавље 18 Паралелна обрада на нивоу инструкција и суперскаларни процесори
18.1 Увод
18.2 Проблеми пројектовања
18.3 Микроархитектура процесора Intel Core
18.4 Процесор ARM Cortex-A8
18.5 Процесор ARM Cortex-M3
18.6 Кључни термини, контролна питања и задаци
Поглавље 19 Operaције контролне јединице и микропрограмирана контрола
19.1 Микрооперације
19.2 Контрола процесора
19.3 Ожичена реализација
19.4 Микропрограмирана контрола
19.5 Кључни термини, контролна питања и задаци
ШЕСТИ ДЕО PAРАЛЕЛНА ОРГАНИЗАЦИЈА
Поглавље 20 Паралелна обрада
20.1 Организација са више процесора
20.2 Симетрични мултипроцесори
20.3 Кохерентност кеш меморије и MESI протокол
20.4 Вишенитни рад и чип са више процесора
20.5 Кластери
20.6 Неуниформни приступ меморији
20.7 Кључни термини, контролна питања и задаци
Поглавље 21 Рачунари са више језгара
21.1 Проблеми са перформансама хардвера
21.2 Проблеми са перформансама софтвера
21.3 Организација са више језгара
21.4 Хетерогена организација са више језгара
21.5 Процесор Intel Core i7-5960X
21.6 Процесор ARM Coretex-A15 MPCore
21.7 Централни рачунар IBM z13
21.8 Кључни термини, контролна питања и задаци
Додатак А Системске сабирнице
А.1 Структура сабирнице
А.2 Хијерахије са више сабирница
А.3 Елементи пројектовања сабирница
Додатак Б Стратегије помоћне кеш меморије
Б.1 Помоћна кеш меморија
Б.2 Селективна помоћна кеш меморија
Додатак Ц Преплетена меморија
Додатак Д Међународни референтни алфабет
Додатак Е Стекови
Е.1 Стекови
Е.2 Начин на који се стек остварује
Е.3 Израчунавање израза
Додатак Ф Рекурзивне процедуре
Ф.1 Рекурзија
Ф.2 Представљање стабла активирања
Ф.3 Остваривање коришћењем стека
Ф.4 Рекурзија и итерација
Додатак Г Додатне теме о проточној обради инструкција
Г.1 Табеле резервација проточне обраде
Г.2 Прихватна меморија за промену редоследа
Г.3 Томасулов алгоритам
Г.4 Праћење приступа
Речник
Референце
Индекс