Projektovanje i verifikacija digitalnih sistema

Cilj i ishod predmeta

Osnove savremenog projektovanja i verifikacije digitalnih sistema kao ključnih oblasti za razvoj pouzdanih i kompleksnih hardverskih arhitektura sa raznim primenama. Proučava se kompletan tok dizajna, formalna i simulaciona verifikacija, kao i metodologije testiranja složenih digitalnih kola na sistemskom nivou. Kandidat je u stanju da samostalno planira, projektuje i verifikuje kompleksne digitalne sisteme za različite primene u raznim oblastima mikroelektronike i računarskog inženjerstva. Studenti razumeju i primenjuju napredne metodologije za verifikaciju (poput UVM-a) i jezike za opis i verifikaciju hardvera. Kandidati razumeju i u stanju su da analiziraju pokrivenost koda, funkcionalnu pokrivenost i sprovedu formalnu matematičku verifikaciju ispravnosti hardvera.

Teorijska nastava

Tokovi projektovanja i verifikacije savremenih digitalnih integrisanih kola (ASIC i FPGA). Napredni koncepti jezika za opis hardvera i jezika za verifikaciju sistemskog nivoa. Metodologije verifikacije zasnovane na simulaciji i tvrdnjama (Assertion-Based Verification). Formalna verifikacija i matematički dokazi ispravnosti rada digitalnih kola. Standardizovane verifikacione metodologije i objektno-orijentisani pristup u testiranju hardvera. Napredne tehnike generisanja nasumičnih testova sa ograničenjima (constrained-random testing). Merenje funkcionalne pokrivenosti (functional coverage) i pokrivenosti koda kao metrika za uspešnost verifikacije. Dizajn prilagođen testiranju (Design for Testability – DFT) i dijagnostika grešaka na čipu. Ko-verifikacija hardvera i softvera na sistemskom nivou. Primeri primene naprednih metoda verifikacije u razvoju sigurnosnih kritičnih sistema, automobilske industrije, vazduhoplovstva i drugih oblasti inženjerstva.

Studijski istraživački rad

Primena vodećih EDA/CAD softverskih alata za simulaciju, sintezu i verifikaciju digitalnih sistema. Razvoj naprednih testnih okruženja i simulacionih scenarija za zadate složene hardverske arhitekture. Automatizacija procesa testiranja i analiza izveštaja o pokrivenosti digitalnih kola. Primena formalnih metoda verifikacije na realnim primerima dizajna. Kroz studijski istraživački rad student, proučavajući naučne časopise i ostalu literaturu samostalno produbljuje gradivo sa predavanja. Uz rad sa nastavnikom student se osposobljava za samostalno pisanje naučnog rada.

xgo88 sbobet88 slot slot gacor toto slot toto agb99 toto slot slot gacor AMANAHTOTO situs slot slot777 AMANAHTOTO toto AMANAHTOTO